Hai liberdade para escoller o teu hardware? Descubra como RISC-V está preparando o camiño para un novo movemento de hardware de código aberto.
Moitos dos principais actores do negocio de semicondutores mantén os seus deseños propietarios e os fabricantes de dispositivos deben pagar taxas de licenza para usalos.
As tensións comerciais entre Estados Unidos, China e Taiwán supoñen un desafío na cadea de subministración de semicondutores. Os fabricantes de dispositivos máis pequenos tamén están loitando por pagar estas taxas e a barreira de entrada é moito maior.
Do mesmo xeito que os sistemas operativos de código aberto como Linux potenciaron aos desenvolvedores, un novo estándar aberto pode alterar a forma en que deseñamos e fabricamos os dispositivos que manexan o mundo actual.
Nesta guía, analizaremos a historia da arquitectura RISC, sopesaremos os pros e os contras da tecnoloxía e mergullaremos nalgunhas aplicacións de RISC-V que podes atopar hoxe en día.
Pero primeiro, para entender por que RISC-V é tan emocionante, necesitamos entender como funcionan os ordenadores.
Que é un conxunto de instrucións?
O conxunto de instrucións refírese ao conxunto de operacións que un ordenador foi deseñado para realizar a nivel de máquina.
Pense nestes como os comandos máis básicos, como engadir, multiplicar, cargar e almacenar datos. A arquitectura do conxunto de instrucións é a interface máis importante nun ordenador porque divide os aspectos hardware e software.
O conxunto de instrucións dunha CPU indícanos o que pode facer a CPU como limitado polo deseño do seu hardware.
Se lle pide a unha CPU que sume dous bits, saberá exactamente que facer xa que hai un comando integrado no hardware para acomodar esta instrución.
Operacións complexas como cargar un vídeo de YouTube, reproducir un vídeo-game, ou enviar un chío implica chamar a millóns destes comandos básicos que se atopan no conxunto de instrucións da CPU.
As arquitecturas de conxuntos de instrucións (ISA) comúns inclúen ARM e Intel x86, o primeiro dos cales é o ISA máis utilizado no mundo.
Estes ISA desenvolvéronse por primeira vez hai décadas baixo unha licenza propietaria. Neses anos anteriores, a maioría do hardware e software eran propietarios.
Que é RISC?
Durante a década de 1970, os enxeñeiros informáticos tendían a centrarse en aumentar a complexidade das arquitecturas informáticas.
A tecnoloxía de semicondutores avanzaba rapidamente e era capaz de realizar un gran número de instrucións. Isto levou a un tipo de ordenador coñecido como CISC, ou ordenadores de conxunto de instrucións complexos.
Resulta que boa parte das instrucións son raramente usadas na práctica, como en linguaxes informáticas de alto nivel como C. David Patterson e Carlo Sequin da Universidade de California en Berkeley pensaron que se pode conseguir un mellor rendemento a un rendemento moito menor. custo simplificando o procesador.
Ao reducir a cantidade de complexidade, poden usar o espazo restante para a memoria. Esta hipótese foi denominada RISC, ou ordenador de conxunto de instrucións reducido.
O proxecto RISC-I comezou como un proxecto de investigación que tiña como obxectivo demostrar que un ordenador RISC era viable. Os estudantes de Berkeley poderían crear un deseño que funcionase con só 31 instrucións.
A sección de control e instrución do chip ocupaba só o 6% da matriz de silicio, mentres que outros chips usarían a metade para o mesmo propósito. Engadíronse rexistros para cubrir o espazo liberado. Estes rexistros permitiron ao chip albergar máis memoria de traballo.
A arquitectura RISC tivo éxito comercial na década de 1980. Non obstante, moitas fichas pronto caeron en desgracia. Actualmente, os procesadores baseados en ARM son o procesador RISC máis común, debido á prevalencia dos teléfonos intelixentes modernos que usan case exclusivamente chips ARM.
Que é RISC-V?
RISC-V refírese a un conxunto de instrucións de código aberto particular que pretende seguir os principios RISC. A diferenza da maioría dos outros deseños ISA, o RISC-V ISA non require ningunha taxa para o seu uso.
A arquitectura RISC-V comezou orixinalmente como un proxecto de investigación de Krste Asanović na UC Berkeley, pero máis tarde invitou a colaboradores de todo o mundo.
Unha CPU baseada en RISC ten un conxunto simplificado de instrucións que só levan un ciclo de reloxo en completarse. Intercambian a complexidade cun rendemento máis rápido mediante o uso dunha arquitectura de almacén de carga.
Isto significa que as instrucións só abordan rexistros, que son moito máis rápidos de acceder que a memoria principal.
RISC-V tamén admite unha estrutura de canalización eficiente, que permite executar varias instrucións en paralelo.
Como RISC-V é un estándar aberto, calquera pode usar o conxunto de instrucións para os seus propios produtos, o que pode levar a unha revolución no espazo do hardware de código aberto.
Características
- conxunto de instrucións sinxelas - A falta dunha lista complexa de instrucións permite executar as instrucións máis rápido e facilita a canalización de varias instrucións.
- Modularidade – RISC-V ten unha pequena base ISA estándar e vén con varias extensións estándar. Isto permite aos usuarios escoller só as pezas que necesitan cando constrúen os seus propios chips RISC-V.
- Extensibilidade – Pódense engadir funcións específicas ao ISA principal mediante extensións. Isto permite aos usuarios crear as súas propias instrucións personalizadas cando sexa necesario.
- IP de código aberto - RISC-V é un estándar aberto, o que significa que calquera que queira utilizar estes deseños pode facelo sen ter que preocuparse polas taxas de licenza.
- Arquitectura de almacén de carga – A memoria dáse prioridade á complexidade mediante rexistros.
Pros
- RISC-V é un estándar aberto, o que significa que calquera pode construír os seus propios chips.
- O deseño en capas e extensible permite a innovación. Calquera persoa pode implementar o conxunto de instrucións e pode crear extensións personalizadas para procesadores personalizados.
- RISC-V é extensible. Sempre podes engadir novas funcións ao conxunto de instrucións.
- Dado que RISC-V é de código aberto, calquera pode participar na procura de erros.
- RISC-V fai posible un ciclo de desenvolvemento acelerado. Non hai necesidade de xestionar as taxas de licenza.
Contra
- A natureza descentralizada dificulta a publicación de parches e actualizacións.
- Existe unha posibilidade de fragmentación do mercado. Xa que calquera pode deseñar os seus propios chips RISC-V, será un reto asegurarse de que o mercado RISC-V non teña a mesma calidade, seguridade ou interoperabilidade consistentes.
- Non hai garantía de adopción. Investir en tecnoloxía RISC-V pode resultar contraproducente se seguen recibindo só unha pequena porcentaxe da cota de mercado.
- Polo momento, RISC-V aínda ten soporte de hardware limitado.
- Outro problema é coa densidade do código. Dado un determinado programa, un conxunto de instrucións RISC compilado normalmente require máis bytes que cando se compila en CISC. Isto débese a que pode requirir varias instrucións RISC para facer un só comando CISC.
Aplicacións actuais do RISC-V
RISC-V é ideal para aplicacións integradas. Estes son casos de uso que requiren un software colocado permanentemente dentro dun dispositivo para realizar un conxunto de instrucións especificado.
Pense nos dispositivos nun ecosistema da Internet das cousas ou en aplicacións de automoción e controladores informáticos.
Aquí tes algunhas aplicacións para a arquitectura RISC-V que podes atopar hoxe.
Alibaba
É probable que a tensión entre os Estados Unidos e China pola IP dea unha razón para que as empresas tecnolóxicas chinesas fagan o cambio open-source.
En outubro de 2021, Alibaba Cloud Intelligence anunciado que utilizarán procesadores RISC-V de código aberto para a súa arquitectura.
Estes converteranse na primeira pila completa do mundo de código aberto procesadores en serie.
"RISC-V é moi atractivo neste momento porque, como alternativa aos ISA pechados e custosos, o ISA RISC-V, aberto e gratuíto, acelera a innovación do procesador mediante a colaboración de estándar aberto", dixo Yu Pu, xefe de produto de T-Head. , unha empresa de semicondutores e unha subsidiaria de propiedade total de Alibaba.
SiCinco
SiFive é unha empresa de semicondutores fundada en 2015 por Krste Asanović, Yunsup Lee e Andrew Waterman, tres investigadores da Universidade de California Berkeley.
Puideron fabricar os primeiros chips que implementaron o RISC-V ISA. Desde entón, puideron asociarse con máis de 100 empresas para mellorar os seus dispositivos con chips RISC-V.
Os seus núcleos SiFive son as solucións RISC-V máis implantadas en silicio do mundo.
SiHive incluso ofrece un kit de codificación RISC-V baseado na BBC Doctor Who, destinado a ensinar aos nenos sobre programación e tecnoloxía IoT.
Este produto é prometedor na arquitectura RISC-V que pronto chegará ao mercado de dispositivos de consumo.
Cloud Computing
A arquitectura RISC-V tamén se pode usar para alimentar a nube. Algunhas empresas xa están apuntando cargas de traballo do centro de datos como a próxima aplicación posible de RISC-V.
As redes de computación de alto rendemento (HPC) xa están utilizando RISC-V para procesar datos en tránsito.
Dado que os servidores tardan máis en producir que os produtos incorporados, tardará un tempo ata que vexamos servidores enteiros funcionando en RISC-V.
Conclusión
A forma en que interactuamos con Internet está construída sobre unha base sólida de estándares abertos. Os dispositivos que usamos tamén poden seguir estándares abertos, como o deseño USB ou a forma en que os dispositivos se conectan entre si a través Wi-Fi e Bluetooth.
Estes estándares abertos permiten que todos os nosos dispositivos e aplicacións sexan máis funcionais e interoperables.
Os estándares abertos como RISC-V afectarán a forma en que deseñamos os nosos dispositivos.
Permitirá a calquera para crear o que queira sen ter que estar limitado pola IP propietaria. RISC-V é mantido por unha comunidade activa de desenvolvemento que é de natureza transparente e colaborativa.
O futuro do hardware que usamos nos nosos dispositivos xa non se decide a porta pechada, senón que se decide á intemperie, para que todos participen.
Comparte este artigo se che parece perspicaz. Non te perdas as últimas novidades en IA, ML e tecnoloxía futura subscríbete ao noso Boletín semanal!
Deixe unha resposta